

第5章 逻辑门电路



第5章 逻辑门电路

目 录 CONTENTS



5.1

TTL门电路

- 5.1.1 非门
- 5.1.2 TTL 与非门/或非门/
与或非门
- 5.1.3 TTL 集电极开路门
和三态门
- 5.1.4 TTL 门实现逻辑函数



5.2

CMOS门电路

- 5.2.1 非门
- 5.2.2 与非门/或非门
- 5.2.3 传输门/三态门/异或门
- 5.2.4 CMOS 门实现逻辑函数

5.1.1 非门

1. 电路结构

输入级：信号缓冲输入

中间级：输出两个相位相反的倒相信号

输出级：推拉式输出电路，无论输出高电平或低电平，输出级的输出电阻都很低，带负载能力强。




图 5.1.1 TTL 非门的电路图

2.工作原理

① 当输入为低电平 ($v_I = V_{IL} = 0.3\text{ V}$) 时,

T_1 导通 (发射结导通, $v_{B1} = 1\text{ V}$, 使得 T_1 集电结也导通), 但是 T_2 、 T_5 截止, 使得 T_1 集电结也导通, 相当于处于饱和状态。但是 T_1 集电极没有电流, 实际上相当于一个二极管的作用。

T_3 、 T_4 导通, 形成射极输出器, 输出电阻小。

$$v_O = V_{CC} - V_{R_2} - 0.7 - 0.7 \approx 3.6\text{ V}$$

➤ 当输入低电平时, 输出为高电平。




图 5.1.1 TTL 非门的电路图

② 当输入为高电平 ($v_I = V_{IH} = 3.6\text{ V}$) 时,

T_1 倒置: 发射结反偏、集电结正偏。

导致 T_3 放大, T_4 截止。

T_2 、 T_5 饱和导通: $v_o = V_{CES5} \approx 0.3\text{ V} = V_{OL}$

➤ 当输入高电平时, 输出为低电平。

相比由单个晶体管构成的非门电路, TTL非门的推拉输出级输出电阻均很小, 带负载能力更强。




图 5.1.1 TTL 非门的电路图

实现了逻辑非, 即 $Y = \overline{A}$

4.工作特性

1) 电压传输特性

ab 段: v_I 非常小, T_1 饱和 (发射结、集电结均正偏), T_2 、 T_5 截止, T_3 和 T_4 导通, 构成射极输出器, v_O 输出高电平。

bc 段: v_I 增大, T_1 仍然饱和, 但是 T_2 进入放大状态; T_5 仍然截止, T_3 和 T_4 仍然是射极输出器, v_O 随 v_I 线性减小。

cd 段: v_I 继续增大, T_1 仍然饱和, T_2 、 T_3 和 T_4 的状态同前, 但是 T_5 由截止进入放大状态。由于 T_5 集电极的等效电阻减小快, v_O 急剧减少。cd段中点输入电压定义为阈值电压 V_{th} 。

de 段: v_I 足够大, T_1 倒置, T_2 、 T_5 饱和, T_3 为放大状态, T_4 截止; v_O 输出低电平。




图 5.1.1 TTL 非门的电路图




图 5.1.2 TTL 非门的电压传输特性

定义技术参数：

V_{ILmax} : 输入低电平上限值/关门电平; V_{ILmin} : 输入低电平下限值;

V_{IHmax} : 输入高电平上限值; V_{IHmin} : 输入高电平下限值/开门电平;

V_{OLmax} : 输出低电平上限值/标准输出低电平; V_{OLmin} : 输出低电平下限值;

V_{OHmax} : 输出高电平上限值; V_{OHmin} : 输出高电平下限值/标准输出高电平。

表 5.1.1 TTL 系列 2 输入与非门的典型技术参数(电压)值


参数	74S00	74LS00	74AS00	74ALS00	74F00
V_{ILmax}/V	0.8	0.8	0.8	0.8	0.8
V_{IHmin}/V	2	2	2	2	2
V_{OLmax}/V	0.4	0.5	0.4	0.4	0.5
V_{OHmin}/V	2.4	2.5	2.4	2.4	2.5

注：要求 $V_{OHmin} > V_{IHmin}$, $V_{OLmax} < V_{ILmax}$ 。

S 表示肖特基; LS 表示低功耗肖特基; AS 表示先进肖特基;

ALS 表示先进低功耗肖特基; F 表示高速肖特基。

2) 输入噪声容限



高低电平的值域

定义:对于TTL反相器,

在保证输出高电平在其值域内的条件下, 输入低电平允许的干扰脉冲最大幅度称为低电平噪声容限 V_{NL} 。

同样, 在保证输出低电平在其值域内的条件下, 输入高电平允许的干扰脉冲最大幅度称为高电平噪声容限, 记为 V_{NH} 。





图5.1.2 TTL 非门的电压传输特性

V_{ILmax} 是对应于输出电平为 V_{OHmin} 的输入电平，亦称为 **关门电平** (T_5 截止)；
 V_{IHmin} 是对应于输出电平为 V_{OLmax} 的输入电平，亦称为 **开门电平** (T_5 饱和)。



高低电平的值域




图 5.1.1 TTL 非门的电路图




图 5.1.3 TTL 非门的输入噪声容限

一个门的输出常常是另一个门的输入，图中：

G_2 门输入低电平允许的干扰脉冲幅度为： $V_{NL} = V_{ILmax} - V_{OLmax}$

G_2 门输入高电平允许的干扰脉冲幅度为： $V_{NH} = V_{OHmin} - V_{IHmin}$

适当选择 V_{OLmax} 、 V_{ILmax} 、 V_{IHmin} 和 V_{OHmin} ，获得最佳的噪声容限

3) 输入特性

(1) 输入伏安特性

当 $0 < v_I < V_{IL\max}$ (即 $v_I = V_{IL}$) 时, T_1 发射结导通, T_2 、 T_5 截止,

$$i_I = -\frac{V_{CC} - V_{IL} - V_{BE1}}{R_1} \approx -\frac{5-0}{3} = -1.6\text{mA} = -I_{IS}$$

I_{IS} 称为输入短路电流。此时 i_I 实际方向?
(从 T_1 发射极流出)

当 $V_{IH\min} < v_I < 5V$ (即 $v_I = V_{IH}$) 时, T_1 发射结截止, T_2 、 T_5 饱和, 其反向电流即为高电平输入电流 I_{IH} , 约为 $40\mu\text{A}$ 。

i_{IH} 实际方向?
(从 T_1 发射极流进)

$V_{IL\max} < v_I < V_{IH\min}$ 时, i_I 随 v_I 增加, 即从 -1.6mA 增加至 $40\mu\text{A}$ 。





图 5.1.4 非门的输入伏安特性



(2) 输入负载特性

TTL门的输入端与参考电位之间接电阻 R ，输入电压 v_I 与电阻 R 之间的关系曲线称为输入负载特性。

当电阻 R 很小，使 $v_I < V_{ILmax}$ 时， T_1 发射结导通， T_2 、 T_5 截止

$$v_I = \frac{(V_{CC} - V_{BE1})R}{R + R_1} = \frac{4.3R}{R + 3k}$$

对应于 $v_I = V_{IL} = 0.8V$ 的电阻称为关门(T_5 截止)电阻 R_{off} 。

$$R_{off} = \frac{V_{ILmax} / (V_{CC} - V_{BE1})}{1 - V_{ILmax} / (V_{CC} - V_{BE1})} R_1 = \frac{0.8 / (5 - 0.7)}{1 - 0.8 / (5 - 0.7)} \times 3 = 0.68k,$$


即当 $R < R_{off}$ 时，等效输入为低电平。此时， v_I 随 R 近似线性增加。

当 $R > R_{on} = 2.0k$ 时，由 R_{off} 的表达式， $v_I > 1.7V$


T_1 集电结导通， T_2 、 T_5 饱和，限制 $v_I \leq 1.4V$

由于 $R > R_{on} = 2.0k$ 时 T_5 饱和导通，故称 R_{on} 为开门电阻。

结论，当 $R < R_{off}$ 时，等效输入为低电平（逻辑0）；当 $R > R_{on}$ 时（包括 $R \rightarrow \infty$ ，即输入端悬空），等效输入为高电平（逻辑1）



5 非门的输入负载特性



4) 输出特性

(1) 低电平输出特性




图 5.1.6 非门的低电平输出等效电路





图 5.1.7 非门的低电平输出特性



当非门输入高电平（即 $v_I = V_{IH}$ ）时，输出低电平。 T_4 截止， T_2 、 T_5 饱和导通。 T_5 吸入负载电流，称为灌电流，驱动浮地负载 (R_L)。

T_5 饱和时，其集射极之间的等效电阻小（大约 20Ω ），且基本不变，故输出电压随负载电流线性增加。

低电平输出电流上限值 I_{LLmax} ，有时也写成 I_{OLmax}

4) 输出特性

(2) 高电平输出特性




图 5.1.8 TTL 门高电平输出等效电路





图 5.1.9 TTL 门的高电平输出特性



当非门输入低电平（即 $v_I = V_{IL}$ ）时，**输出为高电平**。

T_2 、 T_5 截止， T_3 、 T_4 组成射极输出器。 T_4 向负载输出电流，称为**拉电流**，驱动**接地负载**(R_L)。

高电平输出电流上限值 I_{LHmax} ，有时也写成 I_{OHmax}

5) 扇出系数N: 驱动相同系列的TTL门的个数

当驱动门 G_1 输出低电平时, 负载门的输入电流近似等于输入短路电流 I_{IS} 。如果 G_1 吸入的最大低电平电流为 I_{LLmax} , 则驱动负载门的最大个数为:

$$N_L \times I_{IS} \leq I_{LLmax} \Rightarrow N_L = \frac{I_{LLmax}}{I_{IS}}$$

当驱动门 G_1 输出高电平时, 负载门的输入电流近似等于高电平输入电流 I_{IH} 。如果 G_1 输出的最大高电平电流为 I_{LHmax} , 则驱动负载门的最大个数为:

$$N_H \times I_{IH} \leq I_{LHmax} \Rightarrow N_H = \frac{I_{LHmax}}{I_{IH}}$$

$$N = \min \{ N_H, N_L \} = \min \left\{ \frac{I_{LHmax}}{I_{IH}}, \frac{I_{LLmax}}{I_{IS}} \right\}$$




图 5.1.10 非门的扇出系数

例, 74H系列门电路的参数: $I_{IS}=1.6\text{mA}$, $I_{IH}=0.02\text{mA}$, $I_{LLmax}=16\text{mA}$, $I_{LHmax}=0.4\text{mA}$, 则

$$N = \min \left\{ \frac{I_{LHmax}}{I_{IH}}, \frac{I_{LLmax}}{I_{IS}} \right\}$$

$$= \min \left\{ \frac{0.4}{0.02}, \frac{16}{1.6} \right\} = 10$$

6) 传输延迟时间




图 5.1.1 TTL 非门的电路图




图 5.1.11 非门的传输延迟时间

- t_{PHL} : 输出高电平转换为低电平的传输延迟时间，定义为从输入上升沿幅值的50%对应的时刻起，到输出下降沿幅值的50% 对应的时刻止所需的时间。
- t_{PLH} : 输出低电平转换为高电平的传输延迟时间定义为从输入下降沿幅值的50%对应的时刻起，到输出上升沿幅值的50% 对应的时刻止所需的时间。

例如，74系列TTL 门的传输延迟时间参数是 $t_{PHL}=8\text{ns}$, $t_{PLH}=12\text{ns}$, $t_{pd}=10\text{ns}$ 。通常，TTL 门的传输延迟时间为纳秒级。

7) 动态尖峰电流

8) 功耗

(略)

9) 延时功耗积

➤ 平均传输延迟时间 t_{pd} :


$$t_{pd} = \frac{t_{PHL} + t_{PLH}}{2}$$

5.1.2 TTL与非门/或非门/与或非门


1. 与非门

➤ 当A、B都是高电平时， T_1 的2个发射结都截止（**倒置**）， T_2 、 T_5 饱和，输出低电平；


➤ 当A、B中任何一个为低电平时， T_1 中与低电平相连的发射结导通， T_2 、 T_5 截止，输出高电平。



(a) 电路



(b) 多发射极晶体管等效电路



(c) 输入级等效电路

图 5.1.12 TTL 与非门

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

$$Y = m_0 + m_1 + m_2 = \overline{A}\overline{B} + \overline{A}B + A\overline{B} = \overline{AB}$$

$$\text{或: } \overline{Y} = m_3 = AB, \Rightarrow Y = \overline{AB}$$

电路实现**与非**逻辑

通过增减多发射极晶体管 T_1 的发射极数可增减与非门的输入信号数。例如： $Y = \overline{ABC}$

2. 或非门

仅当A、B都是低电平时， T_1 和 T_1' 都饱和导通， T_2 、 T_2' 和 T_5 截止， T_3 和 T_4 导通，输出高电平；

当A、B任一个为高电平时， T_5 饱和， T_4 截止，输出低电平。




图 5.1.13 TTL 或非门




图 5.1.14 TTL 与或非门

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

$$Y = m_0 = \overline{AB} = \overline{A+B}$$

电路实现或非逻辑

3. 与或非门

T_1' 和 T_1 改为多发射极晶体管，分别实现 $X=AB$ 、 $Z=CD$ 。


$$Y = \overline{X+Z} = \overline{AB+CD}$$

- 不同类型的TTL门电路仍然由输入级、中间级和输出级组成。
- 不同类型的TTL门电路的输入特性和输出特性和非门电路的特性类似。

5.1.3 TTL 集电极开路门和三态门

1. 集电极开路门

注意：OC门是将普通门的输出级去掉了元件 R_4 、 R_5 、 T_3 和 T_4 。



* 当OC门正常工作时，必须外接电阻 R ，电路能实现与非逻辑功能。

图 5.1.15 普通TTL门电路，输出并联时：电路烧坏！




图 5.1.16 OC 与非门





图 5.1.17 OC 与非门的线与

线与：OC门的输出并联实现了逻辑与

$$Y = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

OC门外接上拉电阻的计算

$$v_O = V_{CC} - Ri_R$$

➤ 当OC门输出高电平时，必须保证其大于 V_{OHmin} 。

$$v_O = V_{CC} - R(ni_o + mi_i) = V_{CC} - R(nI_{OH} + mI_{IH}) > V_{OHmin}$$




注意：此处 I_{OH} 为OC门的输出电流（等于 T_5 管的穿透电流），而不是拉电流；普通门的拉电流符号 I_{LH} ，有时也表示为 I_{OH} 。

$$R < \frac{V_{CC} - V_{OHmin}}{nI_{OH} + mI_{IH}} = R_{max}$$

➤ 当OC门输出低电平时，以及灌入一个OC门的电流不超过其最大允许值 I_{OLmax} ，必须保证其小于 V_{OLmax}

$$v_O = V_{CC} - R(ni_o + mi_i) = V_{CC} - R(I_{OLmax} - mI_{IS}) < V_{OLmax}$$

$$R > \frac{V_{CC} - V_{OLmax}}{I_{OLmax} - mI_{IS}} = R_{min}$$



2.三态（TSL）门

三态：高电平、低电平和高阻抗状态（输出端可并联）

➤ 当EN=1(高电平)时：

TSL钳位电路的 T_7 饱和、 T_8 截止

$$Y = \overline{AB \cdot EN} = \overline{AB \cdot 1} = \overline{AB}$$

称为与非门使能（工作态）。

EN：使能输入端。

➤ 当EN=0(低电平)时：

TSL钳位电路的 T_7 截止， T_8 饱和， T_3 、 T_4 和 T_5 均截止，输出高阻态，记为X。




图 5.1.19 TTL TSL 与非门

➤ 符号“▽”表示3态输出端。

➤ 使能端EN有“○”表示EN=0(低电平)使能，无“○”则表示EN=1(高电平)使能。

三态门的应用




图 5.1.20 TSL 与非门驱动总线




图 5.1.21 TSL 非门驱动双向总线

总线通常采用三态（TSL）门：在复杂数字系统（例如数字计算机）中，为了减少功能电路间的互连信号线数目，常在同一组信号线（导线或其他传导介质）上分时传输信号，这样的信号线称为总线。

为避免总线冲突，总线仲裁电路保证任何时刻只能有一个使能信号有效（高电平），使能信号有效的功能电路向总线传输信息。

5.1.4 TTL门实现逻辑函数

例5.1.1选用最少的TTL与非门电路实现异或门电路的功能。


解：74LS00芯片的管脚图如图(a)所示，含有4个2输入与非门。

方案一：
$$L = \overline{A\overline{B}} + \overline{\overline{A}B} = \overline{\overline{\overline{A\overline{B}}} \cdot \overline{\overline{\overline{\overline{A}B}}}}$$


如果不化简，则需要5个二输入与非门来实现，一片74LS00不够用。

方案二：

$$L = \overline{A\overline{B}} + \overline{\overline{A}B} = A(\overline{\overline{A}} + \overline{\overline{B}}) + B(\overline{\overline{A}} + \overline{\overline{B}}) = \overline{\overline{A\overline{A}B}} + \overline{\overline{B\overline{A}B}} = \overline{\overline{A\overline{A}B} \cdot \overline{B\overline{A}B}}$$



(a) 74LS00 芯片的管脚图



(b) 电路图

图 5.1.22

只需要4个二输入与非门，一片74LS00即可实现电路功能。

Multisim仿真逻辑电路如图(b)所示。注意：与非门符号为美标而非国标。

补充：* TTL 门电路的产品系列

1、TTL门的产品系列号为：

74/54、74H/54H、74S/54S、74LS/54LS、74AS/54AS和74ALS/54ALS。

2、在系列号后的数字则是品种代号，品种代号相同的门功能相同。例如，7400和74H00都是2输入与非门，仅是系列不同。

3、而74和54系列的区别仅是**工作温度和电源电压的变化范围**不同，其他相同。

74系列的工作环境温度规定为0–70 °C

电源电压的工作范围是5V±5%

54系列的工作环境温度规定为-55-+125 °C

电源电压的工作范围是5V±10%

说明54系列比74系列性能好。

5.2 CMOS门电路

同时包含NMOS管和PMOS管的门电路称为**互补对称MOS门电路**，即**CMOS门电路**。

CMOS工艺与双极型工艺相结合形成的门电路称为BiCMOS门。

- 5.2.1 非门
- 5.2.2 与非门/或非门
- 5.2.3 传输门/三态门/异或门 ..
- 5.2.4 CMOS 门实现逻辑函数

5.2.1 非门

1. 工作原理 设: $V_{DD} > V_{TN} + |V_{TP}| = 2V_{TN}$

$$\because v_{GSN} = v_I \quad v_{GSP} = v_I - V_{DD}$$

$$v_O = \frac{R_N}{R_N + R_P} V_{DD}$$




图 5.2.1 CMOS 非门电路

当 $v_I = 0$ 时, $v_{GSN} = 0$, $v_{GSP} = -V_{DD}$, NMOS管截止, PMOS导通 (可变电阻区)。即 $R_N > 10^8 \Omega$, $R_P < 10^3 \Omega$, 输出高电平

$$v_O = \frac{R_N}{R_N + R_P} V_{DD} \approx V_{DD}$$

当 $v_I = V_{DD}$ 时, $v_{GSN} = V_{DD}$, $v_{GSP} = 0$, NMOS管导通 (可变电阻区), PMOS截止。即 $R_N < 10^3 \Omega$, $R_P > 10^8 \Omega$, 输出低电平

$$v_O = \frac{R_N}{R_N + R_P} V_{DD} \approx 0 \quad \text{综上所述, 电路实现逻辑非 } Y = \overline{A}$$

2.工作特性 1) 电压传输特性

- **ab段**: $v_I < V_{TN}$ 。 $v_{GSN} < V_{TN}$, $V_{GSP} < V_{TP}$, 因此, T_N 截止, T_P 导通 (可变电阻区), $v_O \approx V_{DD}$ 。
- **bc段**: $V_{TN} < v_I < v_O + V_{TP}$ 。该区 T_N 饱和导通, T_P 导通 (可变电阻区)。 v_O 随 v_I 的增大而减小, 且减小趋势变快。
- **cd段**: $v_O + V_{TP} < v_I < v_O + V_{TN}$ 。该区 T_N 饱和导通 (恒流区), T_P 饱和导通 (恒流区)。该区输出电压随输入电压陡峭变化。中点 v_O 的变化率最大。
- **de段**: $v_O + V_{TN} < v_I < V_{DD} - |V_{TP}|$ 。该区 T_N 导通 (可变电阻区), T_P 饱和导通。该区 v_O 随 v_I 陡峭变化。该区 v_O 随 v_I 的增大而继续减小, 但减小趋势变缓。
- **ef段**: $v_I > V_{DD} - |V_{TP}|$ 。 $v_{GSN} > V_{TN}$, $V_{GSP} > V_{TP}$, T_N 导通 (可变电阻区), T_P 截止 (截止区)。因此, $v_O \approx 0$ 。

CMOS反相器的阈值电压等于电源电压的一半,

转折区电压变化率大, **接近于理想的开关特性**。

相比之下, TTL的电压传输特性不够理想。




图 5.2.1 CMOS 非门电路




图 5.2.2 CMOS 非门的电压传输特性

2) CMOS 门的噪声容限（略）

表5.2.1 CMOS系列2输入与非门的典型技术参数值

参数	74HC00	74HCT00	74LVC00	74ALVC00	74AUC00
V_{CC}/V	4.5	4.5	2.7	2.7	2.3
V_{ILmax}/V	1.35	0.8	0.8	0.8	0.7
V_{IHmin}/V	3.15	2	2	2	1.7
V_{OLmax}/V	0.33	0.33	0.4	0.4	0.6
V_{OHmin}/V	4	4.4	2.2	2.2	1.8

以74HC00的CMOS门为例，标准参数为： $V_{OLmax}=0.33V, V_{ILmax}=1.35V, V_{IHmin}=3.15V, V_{OHmin}=4V$ 。

有： $V_{NL} = V_{ILmax} - V_{OLmax} = 1.35 - 0.33 = 1.02V$

$V_{NH} = V_{OHmin} - V_{IHmin} = 4 - 3.15 = 0.75V$

相比74LS00与非门电路，74HC00器件的噪声容限值更大。

可见，CMOS门比TTL门的抗干扰能力强。

3) 输入伏安特性

实际的CMOS门电路要求增加输入保护等功能。

设 V_{ON} 是二极管的正向导通电压。

注意：不同于TTL门电路，CMOS门电路的输入电流近似为0，所以输入端外接电阻不影响输入逻辑电平。





图 5.2.3 CC4000 反相器原理电路

图 5.2.4 CMOS 反相器的伏安特性

- 当 $-V_{ON} < v_I < V_{DD} + V_{ON}$ 时，二极管截止，输入电流近似等于零，MOS管栅极电位等于输入电压；
- 当 $v_I > V_{DD} + V_{ON}$ 时， D_1 导通，输入电流等于其导通电流，MOS管栅极电位近似等于 $V_{ON} + V_{DD}$ ；
- 当 $v_I < -V_{ON}$ 时， D_2 导通，输入电流等于其导通电流，MOS管栅极电位近似等于 $-V_{ON}$ 。



MOS管栅极电位被限制在 $[-V_{ON}, V_{DD} + V_{ON}]$

4) 输出特性


① 低电平输出特性

当非门输入高电平, 即 $v_I = V_{DD}$ 时, 输出为低电平。

T_P 截止; T_N 导通。



CMOS 非门的低电平输出等效电路



CMOS 非门的低电平输出特性



当电源电压改变时, T_N 的漏源电压 v_{DS} 有变化, 所以绘出多条曲线。

4) 输出特性

② 高电平输出特性

当非门输入低电平（即 $v_I = 0V$ ）时，输出为高电平。

T_P 导通； T_N 截止。



CMOS 非门的高电平输出等效电路 CMOS 非门的高电平输出特性

当电源电压改变时，输出 v_{OH} 高电平有变化，所以绘出多条曲线。

5) 扇出系数

由于CMOS门的输入电流近似为0，因此其扇出系数很大。

*CMOS门工作速度（略）

早期的CMOS门电路输出电阻比TTL门大，例如CC4000系列，所以工作速度比TTL门慢。

采用短沟道和硅栅自对准工艺，减小了MOS管的导通电阻和等效负载电容（MOS管的极间电容等），提高了MOS管的开关速度，例如，54HC /74HC系列、54/74HCT系列CMOS门电路。它们与CC4000系列电路原理相似，电源电压和输出高、低电平与TTL兼容，工作速度达到TTL产品的54LS/74LS系列水平，品种代号亦相同。

表 5.2.2 不同系列 CMOS 门的特性比较

参数	CC4000/4000B	74HC/54HC	74HCT/54HCT	74BCT/54BCT
*平均传输时间 t_{pd}/ns	75	10	13	2.9
每门功耗 P/mW	0.002	1.55	1.002	0.0003~7.5
延时功耗积/(ns · mW)	0.15	15.5	13.026	0.00087~22

*测试条件：负载电容为 15pF。

5.2.2 与非门/或非门

(1) 与非门

仅当输入全为高电平时，即 $A=B=1$ ，2个NMOS管 T_{N1} 和 T_{N2} 导通，2个PMOS管 T_{P1} 和 T_{P2} 截止，输出低电平， $Y=0$ 。

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

$$\overline{Y} = m_3 = AB \rightarrow Y = \overline{AB}$$




图 5.2.9 CMOS 与非门

(2) 或非门

仅当输入全为低电平，即 $A=B=0$ 时，2个NMOS管 T_{N1} 和 T_{N2} 截止，2个PMOS管 T_{P1} 和 T_{P2} 导通，输出高电平， $Y=1$ 。

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

$$Y = m_0 = \overline{A}\overline{B} = \overline{A+B}$$






图 5.2.10 CMOS 或非门

*带缓冲级的CMOS与非门

在与非门中，由于PMOS管并联，NMOS管串联，致使输出电阻在高低电平时输出电阻不同，并且抬高了低电平电位。




CMOS 与非门



带缓冲级的 CMOS 与非门

A	B	r_o
0	0	$1/2r_{ds}$
0	1	r_{ds}
1	0	r_{ds}
1	1	$2r_{ds}$



为了克服这些缺点，在每个输入端、输出端各增设一级反相器组成带缓冲级的CMOS与非门。

$$Y = \overline{\overline{X}} = \overline{\overline{A} + \overline{B}} = \overline{A} \overline{B}$$

5.2.3 传输门/三态门/异或门

1. 传输门

普通门电路只能将数字信号从输入端传递到输出端，而传输门则可进行双向传递，更接近于理想开关。

NMOS和PMOS的源极和漏极是对称结构，故两电极可以互换，即传递双向电流。




图 5.2.11 CMOS 传输门

➤ 当控制信号 $C=0$ （低电平 V_{SS} ）时， $\bar{C}=1$

（高电平 V_{DD} ）。NMOS和PMOS管均截止，输入端与输出端断开。

➤ 当 $C=1$ （高电平 V_{DD} ）时， $\bar{C}=0$

（低电平 V_{SS} ），NMOS和PMOS管总有一个导通（根据转移特性），可传递双向电流，等效为开关闭合。

传输门的应用：

在模拟电路中，传输门作模拟电子开关，如图5.2.12所示。反相器和传输门组合成模拟开关。当 $C=1$ 时，传输门导通，输出电压：

$$v_O = \frac{R_L}{R_L + R_{TG}} v_I = K_{TG} v_I$$

式中， R_{TG} 是传输门的导通电阻(CC4066: $R_{TG} < 240\Omega$)， K_{TG} 定义为电压传输系数。




图 5.2.12 CC4066 双向模拟开关

2. 三态门

- 当EN=0时，传输门导通， $Y = \bar{A}$
- 当EN=1时，传输门截止，输出为高阻态。




图 5.2.13 CMOS 三态门

3. 异或门

- 当B=0时，传输门TG导通， T_{P2} 和 T_{N1} 截止

$$Y = A$$

- 当B=1时，TG截止， T_{P2} 导通，将 T_{P1} 的源极接电源 V_{DD} ，而 T_{N1} 的源极等效接地，使 T_{P1} 和 T_{N1} 组成反相器。

$$Y = \bar{A}$$






图 5.2.14 CMOS 异或门

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

$$Y = m_1 + m_2 = A\bar{B} + \bar{A}B = A \oplus B$$

本章知识点小结

本章知识点小结



5.1 ($R_{\text{off}}=1\text{k}\Omega$ 改为: $R_{\text{off}}=700\Omega$) 5.2 5.3 5.4 5.5 5.6 5.8 5.12
5.14 5.15 5.23 5.25 5.26 5.27